دارة متزامنة

(بالتحويل من دائرة تزامن)

دائرة التزامن (بالإنجليزية: Synchronous circuit)‏ هي دائرة رقمية تتزامن بها حالة عناصر الذاكرة بواسطة إشارة ساعة. في دائرة البوابة الرقمية المتسلسلة، تخزن البيانات في أجهزة الذاكرة والتي تسمى قلاب.

مولد إشارة الساعة بدون مكثفات

خرج القلاب يكون ثابت حتى تنضم نبضة إلى دخل إشارة الساعة , فينقلب دخل القلاب إلى خرجه . في الدوائر الرقمية المتزامنة , المذبذب الإلكترونى يقوم بجعل إشارة الساعة تولد سلسلة من النبضات . كما تنضم إشارة الساعة إلى كل عناصر التخزين , وبالتالى فإنه في الدائرة المتزامنة , فإن كل تغير في المستوى المنطقي لعناصر التخزين يكون متزامن .

مثاليا , يصل دخل كل عنصر تخزين إلى قيمته النهائية قبل أن تحدث إشارة الساعة التالية , ومن ثم يمكن التنبؤ بسلوك الدائرة بأكملها بالضبط . عمليًا , يتطلب وجود بعض التأخير لكل عملية منطقية , نتيجة السرعة العظمى التي يعمل بها كل نظام متزامن .

لجعل هذه الدوائر تعمل بصورة صحيحة , يجب التعامل بأهمية كبيرة عند تصميم شبكة توزيع إشارة الساعة . التحليل الزمنى الإستاتيكى يستخدم عادة لتحديد أقصى سرعة عمل آمنة .

تقريبًا في كل الدوائر الرقمية وخصوصًا في كل وحدات المعالجة المركزية تكون بأكملها عبارة عن دائرة تزامن بالإضافة إلى إشارة الساعة عالمية . وغالبًا يتم مقارنة الاستثناءات بالدوائر المتزامنة . حيث تشمل الاستثناءات الدوائر المتزامنة ذاتيًا,[1][2][3][4] الدوائر الغير متزامنة خارجيًا والمتزامنة داخليًا , و الدوائر الغير متزامنة كليًا .

مقالات ذات صلةعدل

المصادرعدل

  1. ^ Asada and Ikeda Laboratories. "Self-synchronous Circuit". "Self Synchronous FPGA". 2009. نسخة محفوظة 04 يناير 2017 على موقع واي باك مشين.
  2. ^ "self synchronous configurable logic blocks". نسخة محفوظة 03 فبراير 2014 على موقع واي باك مشين.
  3. ^ Devlin, Benjamin; Ikeda, Makoto; Asada, Kunihiro. "Energy Minimum Operation with Self Synchronous Gate-Level Autonomous Power Gating and Voltage Scaling". 2012. doi:10.1587/transele.E95.C.546 نسخة محفوظة 11 مايو 2020 على موقع واي باك مشين.
  4. ^ Devlin, B. ; Ueki, H. ; Mori, S. ; Miyauchi, S. ; Ikeda, M. ; Asada, K. "Performance and side-channel attack analysis of a self synchronous montgomery multiplier processing element for RSA in 40nm CMOS". 2012. doi:10.1109/ASSCC.2012.6570807 نسخة محفوظة 9 مايو 2020 على موقع واي باك مشين.